#### (12)特許協力条約に基づいて公開された国際出願

### (19) 世界知的所有権機関 国際事務局



# I TERRO BRIGARI DE CLORAR CIRAD BRIGA FRANCESCO E DE LA COMPANIO DE COMPANIO DE CONTRA CONTRA CONTRA CONTRA CO

#### (43) 国際公開日 2004 年10 月21 日 (21.10.2004)

**PCT** 

## (10) 国際公開番号 WO 2004/090915 A1

(51) 国際特許分類7:

H01C 7/00

(21) 国際出願番号:

PCT/JP2004/005038

(22) 国際出願日:

2004 年4 月7 日 (07.04.2004)

(25) 国際出願の言語:

日本

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-103843 2003 年4 月8 日 (08.04.2003) JF


- (71) 出願人 (米国を除く全ての指定国について): ローム 株式会社 (ROHM CO., LTD.) [JP/JP]; 〒6158585 京都 府京都市右京区西院溝崎町 2 1番地 Kyoto (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 塚田 虎之 (TSUKADA, Torayuki) [JP/JP]; 〒6158585 京都府京

都市右京区西院溝崎町21番地 ローム株式会社内 Kyoto (JP).

- (74) 代理人: 吉田 稔 , 外(YOSHIDA, Minoru et al.); 〒 5430014 大阪府大阪市天王寺区玉造元町 2 番 3 2 ー 1 3 O 1 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,

/続葉有/

- (54) Title: CHIP RESISTOR AND METHOD FOR MANUFACTURING SAME
- (54) 発明の名称: チップ抵抗器およびその製造方法



(57) Abstract: A chip resistor (A1) comprises a resistive element (1) having an electrode-forming surface (10b), two electrodes (3) formed on the electrode-forming surface (10b), and an insulating layer (2A) formed on the electrode-forming surface (10b). The electrode-forming surface (10b) includes an inter-electrode region which lies between the two electrodes (3) and is covered with the insulating layer (2A). The insulating layer (2A) has a thickness ( $t_2$ ) which is equal to or generally equal to the thickness ( $t_1$ ) of the electrodes (3).

(57) 要約: チップ抵抗器(A1)は、電極形成面(10b)を含む抵抗体(1)と、電極形成面(10b)に設けられた2つの電極(3)と、電極形成面(10b)に設けられた絶縁層(2A)と、を具備している。電極形成面(10b)は、2つの電極(3)の間に位置するとともに絶縁層(2A)によって覆われた電極間領域を含んでいる。絶縁層(2A)は、電極(3)の厚み(t1)と同一あるいは略同一である厚み(t2)を有している。





SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

#### 添付公開書類:

一 国際調査報告書

## 明細書

チップ抵抗器およびその製造方法

## 5 技術分野

本発明は、チップ抵抗器およびその製造方法に関する。

## 背景技術

本願の図11は、日本国特許出願公開第2002-57009号公報に開示 10 された従来のチップ抵抗器を示す。この抵抗器は、金属製の抵抗体90と、この抵抗体の下面に取り付けられた一対の電極91とを含んでいる。これら電極 91は、所定の距離S6だけ相互に離間している。各電極91の下面には、ハン ダ層92が形成されている。

上記従来のチップ抵抗器は、図12に示す方法により製造される。まず、2 枚の金属板90',91'を準備し(ST1)、金属板90'を金属板91'の上面に接合する(ST2)。次いで、金属板91'の一部を機械加工によって切削し、空隙部93を形成する(ST3)。次いで、金属板91'の下面にハンダ層92'を形成する(ST4)。これにより、金属板90',91'およびハンダ層92'からなる中間アセンブリが得られる。最後に、この中間アセンブリを切断することにより、所望のチップ抵抗器が得られる(ST5)。

上記チップ抵抗器には、次のような問題があった。図11に示すように、上記チップ抵抗器の抵抗体90は、相互に離間した電極91によって支持されている。このような構造のために、抵抗体90は、その中央部分に衝撃力が加わった場合に曲がったり、もしくは破断したりするおそれがあった。このような衝撃力は、例えば吸着コレットを用いて上記チップ抵抗器を回路基板に自動実装する場合に発生しうる。

#### 発明の開示

25

本発明は、上記した事情のもとで考え出されたものである。そこで本発明は、 30 上述したような衝撃力が抵抗体に加わった場合でも破損することのないチップ 抵抗器を提供することをその課題とする。また本発明の別の課題は、そのよう

なチップ抵抗器の製造方法を提供することにある。

本発明の第1の側面により提供されるチップ抵抗器は、電極形成面を含む抵抗体と、前記電極形成面に設けられた少なくとも2つの電極と、前記電極形成面に設けられた絶縁層と、を具備している。前記電極形成面は、前記2つの電極の間に位置するとともに前記絶縁層によって覆われた電極間領域を含んでいる。前記絶縁層は、前記電極の厚みと同一あるいは略同一である厚みを有している。

好ましくは、前記絶縁層の厚みは前記電極の厚みよりも小さい。前記絶縁層の厚みと前記電極の厚みとの差は、前記抵抗体が荷重を受けて撓む場合において、前記抵抗体が破損する前に、前記絶縁層が平坦な実装面に当接するように設定されている。

好ましくは、前記絶縁層の厚みは前記電極の厚みよりも小さい。前記絶縁層と前記電極との厚みの差は、前記抵抗体に発生する最大曲げ応力  $\sigma$  maxが前記抵抗体の弾性限度  $\sigma$  y に達するときの前記抵抗体の最大撓み  $\delta$  maxよりも小さくなるように設定されている。

好ましくは、前記絶縁層は、厚膜印刷により形成されたものである。

本発明の第2の側面により提供されるチップ抵抗器の製造方法は、抵抗体材料部材の電極形成面に絶縁層をパターン形成する工程と、前記電極形成面のうち、前記絶縁層が形成されていない領域に、前記絶縁層の厚みと同一あるいは略同一の厚みを有する導電層を形成する工程と、前記抵抗体材料部材を複数のチップ状抵抗体に分割する工程と、を具備している。前記抵抗体材料の分割は、前記複数のチップ状抵抗体の各々が、前記絶縁層の一部と、この絶縁層の一部によって離間された電極部とを含むように行われる。

好ましくは、前記絶縁層のパターン形成は、厚膜印刷により行なわれる。

好ましくは、前記導電層の形成は、メッキ処理により行なわれる。

好ましくは、前記抵抗体材料部材の分割は、打ち抜き、又は、切断により行 われる。

## 図面の簡単な説明

5

10

15

20

25

30 図1は、本発明の第1実施例に基づくチップ抵抗器を示す斜視図である。 図2は、図1のII-II線に沿って見た場合の断面図である。

図3A~3Cは、上記チップ抵抗器の製造方法の工程の一部を示す斜視図である。

図4A~4Bは、図3Cの工程に続いて行われる工程を示す斜視図である。

図5は、上記チップ抵抗器の他の製造方法の工程の一部を示す斜視図である。

5 図6A~6Bは、図5の工程に続いて行われる工程を示す斜視図である。

図7は、本発明の第2実施例に基づくチップ抵抗器を示す断面図である。

図8Aは、本発明の第3実施例に基づくチップ抵抗器を示す断面図である。

図8 B は、第3 実施例のチップ抵抗器を示す底面図である。

図9Aは、本発明の第4実施例に基づくチップ抵抗器を示す断面図である。

10 図9Bは、第4実施例のチップ抵抗器を示す底面図である。

図10は、本発明の第5実施例に基づくチップ抵抗器を示す斜視図である。

図11は、従来のチップ抵抗器を示す斜視図である。

図12は、上記従来のチップ抵抗器の製造方法を示す。

# 15 発明を実施するための最良の形態

20

25

30

以下、本発明の好適な実施例につき、添付図面を参照しつつ具体的に説明する。

図1および図2は、本発明の第1実施例に基づくチップ抵抗器を示している。 図示されたチップ抵抗器A1は、抵抗体1、第1絶縁層2A、第2絶縁層2B、 および一対の電極3を具備している。

抵抗体 1 は、長矩形状でかつ一定の厚みを有している。抵抗体 1 は、N i ー C u 系合金、C u ー M u 系合金、N i ー C v 系合金などの金属材料を用いて形成することができる。もちろん、抵抗体形成用の金属材料はこれらに限定されるものではなく、チップ抵抗器 A 1 のサイズや目標抵抗値に適する抵抗率を有する他の金属材料を用いてもよい。

第1および第2の絶縁層2A,2Bは、例えばエポキシ樹脂からなる。第1 絶縁層2Aは抵抗体1の下面(電極形成面)10bに設けられており、第2絶 縁層2Bは抵抗体1の上面10aに設けられている。より詳細には、抵抗体1 の下面10bは、2つの電極3が形成された領域と、それ以外の領域(以下「電 極間領域」という)に分けることができる。第1絶縁層2Aは、この電極間領 域の全体を覆っている。一方、第2絶縁層2Bは、抵抗体1の上面10a全体

を覆っている。

5

上記一対の電極 3 は、抵抗体 1 の長手方向に相互に離間して設けられている。各電極 3 は、例えば銅からなる。図 2 に示されるように、各電極 3 は、第 1 絶縁層 2 A の端面 2 0 に接している。従って、2 つの電極 3 の離間距離は、第 1 絶縁層 2 A の長さ s 1 と同じである。各電極 3 の下面には、ハンダ付け性を良好にするためのハンダ層 3 9 が形成されている。チップ抵抗器 A 1 の抵抗値 (一対の電極 3 間の抵抗値) は、例えば  $1 \text{ m} \Omega \sim 1 \text{ 0 0 m} \Omega$  の範囲に設定される。

電極3の厚みt1と第1絶縁層2Aの厚みt2と、同一あるいは略同一である。このような構成によれば、抵抗体1を2つの電極3と絶縁層2Aとによって支持することができる。従って、従来のチップ抵抗器(図11)に比べて、本発明のチップ抵抗器A1は、抵抗体1の中央部に衝撃力が加わった場合でも破損しにくい。

次に、チップ抵抗器A1の製造方法について、図 $3A\sim3$ Cおよび図 $4A\sim4$ Bを参照して説明する。

まず、図3Aに示すように、全体にわたって均一な厚みを有する金属製のプ 15 レート1 Aを準備する。このプレート1 Aは、抵抗体1を複数個得ることがで きるほどのサイズ(長さ×幅)を有している。図3Bに示すように、絶縁層2 B'をプレート1Aの上面10a全体を覆うように形成する。絶縁層2B'の 形成は、例えば、エポキシ樹脂の厚膜印刷により行なう。必要に応じて、形成 された絶縁層2B'の表面に標印を施す工程を行なってもよい。次いで、図3 20 Cに示すように、プレート1Aの下面10bに、相互に平行に延びる複数の絶 縁ストリップ2A'を形成する。これら絶縁ストリップ2A'は、図の横方向 に所定の距離だけ相互に離間している。絶縁ストリップ2A'の形成は、上記 絶縁層2B'の形成に用いたのと同一の樹脂および装置を用いて厚膜印刷によ り行なう。厚膜印刷によれば、各絶縁ストリップ2A'のサイズ (特に幅)を 25 所定の寸法に正確に仕上げることができる。また、各絶縁ストリップ2A'の 厚みの増減を容易に行なうことができる。

次いで、図4Aに示すように、上記複数の絶縁ストリップ2A'の間の領域に導電層3A'を形成し、さらに各導電層3A'の上にハンダ層39A'を形 0 成する。導電層3A'は電極3の原形となる部分であり、その形成は例えば銅メッキにより行なう。メッキ処理によれば、各導電層3A'とこれに隣接する

絶縁ストリップ2A'との間に隙間を生じさせないようすることが可能である。 従って、隣接する導電層3A'の間の離間距離は、絶縁ストリップ2A'の幅 と同一となる。上述したように、絶縁ストリップ2A'の幅は、厚膜印刷によ り所定の寸法に正確に仕上げることができる。従って、隣接する導電層3A' の間の離間距離(延いては一対の電極3の離間距離)も、所定の寸法に正確に 仕上げることができる。さらには、メッキ処理においては、処理時間を調整す ることにより、各導電層3A'の厚みを調節することが可能である。従って、 各電極3と第1絶縁層2Aとの厚みを略同一にすることも容易に行える。ハン ダ層39A'の形成もメッキ処理によって行なうことができる。

10 上記したメッキ処理後には、図4Bに示すように、プレート1Aに打ち抜き加工を繰り返して施す。好ましくは、この打ち抜きには、1つの打ち抜き用型(図示略)を繰り返し使用する。これにより、プレート1Aから同一の抵抗体を複数個得ることができる。打ち抜き作業は、図4Bに示された複数の矩形領域(一点鎖線で示す)の各々に対して行われる。これらの矩形領域は、マトリクス状に配置されており、隣接する矩形領域どうしは、所定の間隔 s 2を隔てて離間している。同図に示されるように、各矩形領域の中央部は、絶縁ストリップ2A'にオーバーラップしており、当該中央部に隣接する2つの端部は、ハンダ層39A'にオーバーラップしている。このような矩形領域に対して打ち抜きを行うことにより、所望のチップ抵抗器A1を得ることができる。

20 上記したチップ抵抗器の製造方法は、従来の製造方法(図12)に対して以下のような利点がある。すなわち、従来の方法においては、相互に離間した一対の電極91を設けるに際して、金属板91°を機械的に切削していた(図12のST3)。2つの電極91の離間距離(図11のS6)は、チップ抵抗器の抵抗値に影響する。このため、当該抵抗値を所望の値に仕上げるためには、

25 金属板 9 1'の切削作業を精度良く行う必要がある。しかしながら、このような作業は、時間をかけて慎重に行う必要があるため、チップ抵抗器の生産性向上を妨げる原因となる。一方、本発明の製造方法においては、図 4 A を参照して上で説明したように、一対の電極 3 間の離間距離の設定は、メッキ処理により極めて容易に且つ正確に行うことができる。

30 本発明によれば、プレート1Aから複数の抵抗体を得るための手段としては、 上述した打ち抜き(図4B参照)に代えて、せん断機やロータリ式カッターな

どの切断手段を用いてもよい。この場合には、まず、図4Aに示すプレート1Aを、図5に示す切断線C1に沿って切断する(各切断線C1は、絶縁ストリップ2A、および導電層3A、の長手方向に対して直角に延びている)。これにより、図6Aに示すバー状の抵抗器集合体A1、が複数個得られる。次に、図6Bに示すように、各抵抗器集合体A1、を切断線C2に沿って切断する。これにより、1つの抵抗器集合体A1、から複数個のチップ抵抗器A1が得られる。

5

本発明のチップ抵抗器A1は、例えばハンダリフローの手法を用いて回路基板に面実装することができる。具体的には、回路基板に設けられた端子に各電10 極3(ハンダ層39)が接触するように、チップ抵抗器A1を当該回路基板上に載置する。この状態で回路基板およびチップ抵抗器A1をリフロー炉内で加熱する。その後、溶融したハンダを冷却固化することにより、チップ抵抗器A1を回路基板に固定する。

一般に、ハンダリフローによるチップ抵抗器の面実装時には、抵抗器の電極 と回路基板との間から、溶融したハンダがはみ出すことがある。このような場合、従来のチップ抵抗器(図11)では、溶融ハンダが抵抗体90の下面(電 極間領域)に付着してしまい、所期の抵抗値が得られないおそれがある。しか しながら、本発明のチップ抵抗器A1(図1、図2)においては、抵抗体1の電極間領域は、第1絶縁層2Aにより覆われている。このため、溶融ハンダが 電極間領域に付着することはない。

また、チップ抵抗器A1の上面10aは、第2絶縁層2Bにより覆われている。この構成により、上面10aが他の導電性部材と不当に接触することが防止される。

本発明においては、第1絶縁層2Aの厚みt2と電極3との厚みt1は、同一25 又は略同一とされる。後者の場合には、t2がt1よりも大きい(t2>t1)場合と、その逆の場合(t2<t1)がある。t2>t1の場合において、t2の大きさは、例えば、第1絶縁層2Aがハンダ層39の下面を越えて下方に突出しない程度とする。一方、t2<t1の場合には、t2の大きさは以下に述べる範囲内とする。まず、チップ抵抗器A1を単純支持梁とみなし(一対の電極3により抵30 抗体1の両端が支持されている)、さらに抵抗体1が、等分布荷重を受けて弾性変形するとみなす。この場合、抗体1に生じる最大曲げ応力σmaxおよび最大

撓みδmaxは、以下の数式1および2により与えられる。

$$\sigma_{\max} = \frac{w l^2}{8Z} \qquad \cdots \qquad (1)$$

$$\delta_{\text{max}} = \frac{5w \cdot s_1^4}{384EI} \qquad \cdot \cdot \cdot (2)$$

ここで、wは抵抗体1に負荷される等分布荷重、Eは抵抗体1の縦弾性係数、 5 s1は電極3間の寸法、Z, Iは以下の数式3, 4により定義される抵抗体1の 断面係数、および断面二次モーメントである。

$$Z = \frac{1}{6}b \cdot t_3^2 \qquad (3)$$

$$I = \frac{1}{12}b \cdot t_3^3 \qquad \cdot \cdot \cdot (4)$$

ここで、b は抵抗体 1 の幅、t 3は抵抗体 1 の厚みである。数式  $1\sim 4$  より、 10 最大曲 10 最大曲 10 成 10 成 10 成 10 最大曲 10 成 10 的 10 成 10 的 10 成 10 的 10 的

$$\delta_{\text{max}} = \frac{5}{24} \cdot \frac{\sigma_y}{E} \cdot \frac{s_1^2}{t_3} \qquad (5)$$

そして、厚み t 2 が厚み t 1 よりも小さい場合には、以下の数式 6 の関係が成立すればよい。すなわち、厚み t 1, t 2 の差が数式 6 に示される範囲内にあれば、抵抗体 1 の電極間部分は、第 1 絶縁層 2 A の表面が電極 3 と同一高さとなるまで撓み、その後は、回路基板の実装面に支持されることとなる(回路基板の実装面がフラットであると仮定している)。したがって、抵抗体 1 に生じる最大曲げ応力  $\sigma$  maxが弾性限度  $\sigma$   $\gamma$  に達することは無く、抵抗体 1 の損傷防止効果が得られる。

20 
$$t_1 - t_2 < \frac{5}{24} \cdot \frac{\sigma_y}{E} \cdot \frac{s_1^2}{t_3}$$
 (6)

本発明でいう弾性限度とは、鉄鋼材料などの場合には降伏応力の意であり、また非鉄材料の場合には0.2%耐力を意味している。上述の実施例においては、抵抗体1を形成するNi-Cu系合金、Cu-Mn系合金、Ni-Cr系合金などは非鉄材料である。従って、弾性限度 $\sigma$ yとしてはこれらの材料の0.

25 2%耐力を用いるのが適切である。

15

上記数式 6 の右辺に代入される数値の一例は以下のとおりである。電極 3 間の寸法 s 1=5 mm、抵抗体 1 の厚み t 3=0. 5 mm、抵抗体 1 の縦弾性係数 E=1 3 0 G P a 、および 0 . 2 %耐力  $\sigma$  y=3 6 0 M P a 。この場合には、数式 6 b り、t 1-t 2 は約 3 0  $\mu$  m未満となる。なお、ここに挙げた数値は単なる一例にすぎず、個々のチップ抵抗器について適宜設定されるべきものである。数値設定には、例えば、抵抗体 1 の材質、チップ抵抗器のサイズ、実装対象物(回路基板など)との相対的位置関係、抵抗体 1 の損傷を規定する基準量(撓み量、応力値)などが考慮される。

5

20

25

30

図7は、本発明の第2実施例に基づくチップ抵抗器A2を示す。このチップ 10 抵抗器A2は、以下で述べる点を除き、上記第1実施例のチップ抵抗器A1と 同じ構成を有している。すなわち、第1実施例においては、第1絶縁層2Aの 厚みは均一とされているが、第2実施例においては、第1絶縁層2Aの厚みは 非均一である。具体的には、図7に示すように、第2実施例の第1絶縁層2A は、台形状断面を有している。台形の中央部の厚み(すなわち第1絶縁層の最 15 大厚み) t2'は、電極3の厚みt1と同一あるいは略同一である。このような 構成によっても、チップ抵抗器A2に加えられる衝撃力を、一対の電極3と第 1絶縁層2Aとによって負担することができる。

図8Aおよび8Bは、本発明の第3実施例に基づくチップ抵抗器A3を示す。 図8Bから理解されるように、チップ抵抗器A3においては、抵抗体1の下面 に4つの電極3が設けられている。抵抗体1の下面の領域のうち、4つの電極 3が設けられていない領域は、第1絶縁層2Aによって覆われている。その他 の構成については、チップ抵抗器A3は、第1実施例のチップ抵抗器A1と実 質的に同一である。

チップ抵抗器A3は、例えば次のような使用が可能となる。すなわち、4つの電極3のうち、2つの電極3を電流用電極として用いるとともに、残りの2つ電極3を電圧用電極として用いる。電気回路の電流検出を行なう場合、一対の電流用電極3については電気回路の電流路に直列に接続する。一対の電圧用電極3には電圧計を接続する。チップ抵抗器A3の抵抗値は既知であるため、このチップ抵抗器A3の抵抗体1における電圧降下を上記電圧計を利用して測定する。この測定値をオームの式にあてはめることにより、抵抗体1に流れる電流の値を知ることが可能となる。

本発明のチップ抵抗器において、4つより多くの電極を設けるようにしてもよい。電極の総数を多くした場合、例えばそれらのうちの一部の電極のみを使用することも可能である。

図9 Aおよび9 Bは、本発明の第4実施例に基づくチップ抵抗器A4を示す。 
5 図9 Bに示すように、抵抗体1の下面には、3対の電極3 a, 3 b, 3 c が設けられている。第1対の電極3 a は、距離 s 3だけ相互に離間している。同様に、第2対の電極3 b は距離 s 4だけ、第3対の電極3 c は距離 s 5だけ相互に離間している。図に示した例では、s3>s4>s5となるように設定されているが、本発明がこれに限定されるわけではない。また、各ペアのうち、右側の電極3 a  $\sim 3$  c は、抵抗体1の右側端部に沿って配されているが、別の配置としてもよい。

上述したチップ抵抗器A3, A4も、第1実施例のチップ抵抗器A1と同様の方法で製造することができる。同方法によれば、絶縁層2Aの基となる絶縁層2A, は厚膜印刷によりパターン形成される。このために、電極3の個数、形状および配置などの異なるパターンに、容易に対応することができる。

15

20

図10は、本発明の第5実施例に基づくチップ抵抗器A5を示す。このチップ抵抗器A5は、抵抗体1の2つの対向する側面10cを覆う第3絶縁層2Cが設けられていることを除けば、第1実施例のチップ抵抗器A1と実質的に同じ構成を有している。このような構成によれば、上記側面10cに溶融ハンダ等が付着することを防止することができる。第3絶縁層2Cは、図6Aに示すバー状の抵抗体材料1A7の側面に絶縁層を形成することにより、容易に設けることができる。

本発明につき、以上のように説明したが、これを他の様々な態様に改変し得ることは明らかである。このような改変は、本発明の思想及び範囲から逸脱するものではなく、当業者に自明な全ての変更は、以下における請求の範囲に含まれるべきものである。

# 請求の節囲

1. 電極形成面を含む抵抗体と、

25

30

前記電極形成面に設けられた少なくとも2つの電極と、

5 前記電極形成面に設けられた絶縁層と、を具備しており、

前記電極形成面は、前記2つの電極の間に位置するとともに前記絶縁層によって覆われた電極間領域を含んでおり、前記絶縁層は、前記電極の厚みと同一あるいは略同一である厚みを有している、チップ抵抗器。

- 10 2. 前記絶縁層の厚みは前記電極の厚みよりも小さく、前記絶縁層の厚みと前記電極の厚みとの差は、前記抵抗体が荷重を受けて撓む場合において、前記抵抗体が破損する前に、前記絶縁層が平坦な実装面に当接するように設定されている、請求項1に記載のチップ抵抗器。
- 15 3. 前記絶縁層の厚みは前記電極の厚みよりも小さく、前記絶縁層と前記電極との厚みの差は、前記抵抗体に発生する最大曲げ応力 $\sigma$  maxが前記抵抗体の弾性限度 $\sigma$  yに達するときの前記抵抗体の最大撓み $\delta$  maxよりも小さくなるように設定されている、請求項1に記載のチップ抵抗器。
- 20 4. 前記絶縁層は、厚膜印刷により形成されたものである、請求項1に記載のチップ抵抗器。
  - 5. 抵抗体材料部材の電極形成面に、絶縁層をパターン形成する工程と、 前記電極形成面のうち、前記絶縁層が形成されていない領域に、前記絶縁 層の厚みと同一あるいは略同一の厚みを有する導電層を形成する工程と、

前記抵抗体材料部材を複数のチップ状抵抗体に分割する工程と、を具備しており、

前記抵抗体材料の分割は、前記複数のチップ状抵抗体の各々が、前記絶縁層の一部と、この絶縁層の一部によって離間された電極部とを含むように行われることを特徴とする、チップ抵抗器の製造方法。

6. 前記絶縁層のパターン形成は、厚膜印刷により行なわれる、請求項5に記載の製造方法。

- 7. 前記導電層の形成は、メッキ処理により行なわれる、請求項5に記載の製 5 造方法。
  - 8. 前記抵抗体材料部材の分割は、打ち抜きにより行われる、請求項5に記載の製造方法。
- 10 9. 前記抵抗体材料部材の分割は、切断により行われる、請求項5に記載の製造方法。

FIG.1





FIG.2






FIG.3C





FIG.4A







FIG.5



WO 2004/090915





FIG.7






FIG.8B

2A
3
-1
3
3
3






FIG.9B









FIG.12 従来技術



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/005038

A. CLASSIFICATION OF SUBJECT MATTER		<del></del>		
Int.Cl <sup>7</sup> H01C7/00				
According to International Patent Classification (IPC) or to both r	ational classification and IDC			
B. FIELDS SEARCHED	Enough constitution and IPC			
Minimum documentation searched (classification system followed	by elemification			
Int.Cl <sup>7</sup> H01C7/00, 3/00	by classification symbols)			
	·			
Documentation searched other than minimum documentation to the	e extent that such documents on included in the			
oreado similar rono (355-1998)	Toroku Jitsuyo Shinan Koho	1994-2004		
Kokai Jitsuyo Shinan Koho 1971-2004	Jitsuyo Shinan Toroku Koho	1996-2004		
Electronic data base consulted during the international search (name	ne of data base and, where practicable, search to	erms used)		
•	· · ·	inis useu)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT				
Category* Citation of document, with indication, who	are appropriate of the miles			
· · · · · · · · · · · · · · · · · · ·		Relevant to claim No.		
Y JP 2002-57009 A (Koa Kabu 22 February, 2002 (22.02.0	sniki Kaisha),	1-9		
Full text; all drawings	27.7			
(Family: none)				
Y JP 8-64401 A (Rohm Co., L	. , ,			
08 March, 1996 (08.03.96),	ca.),	1-9		
Full text; all drawings	į	•		
(Family: none)				
Y JP 8-236324 A (Dale Floor)				
Y JP 8-236324 A (Dale Election 13 September, 1996 (13.09.	conics, Inc.),	1-9		
Full text; all drawings	90),			
	EP 716427 A			
	·			
Further documents are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents:	wyor Later decomposition to the contract of th			
"A" document defining the general state of the art which is not conside to be of particular relevance	red date and not in conflict with the applica	Don but cited to understand 1		
'E" earlier application or patent but published on or after the international		vention		
filing date  'L' document which may throw doubts on priority claim(s) or which is	considered povel or connet be consid	ered to involve an inventive		
cited to establish the publication date of another citation or other special reason (as specified)	step when the document is taken alone "Y" document of particular relevance; the cla	oimod impostion anno 1		
O' document referring to an oral disclosure, use, exhibition or other mea	considered to involve an inventive s	ten when the document is		
document published prior to the international filing date but later than	<ul> <li>being obvious to a person skilled in the</li> </ul>	art j		
the priority date claimed	"&" document member of the same patent fa	mily		
Date of the actual completion of the international search	Date of mailing of the international con-			
05 July, 2004 (05.07.04)	O5 July, 2004 (05.07.04)  Date of mailing of the international search report 20 July, 2004 (20.07.04)			
	1, 232 (20.0)			
Name and mailing address of the ISA/	Authorized officer	· · · · · · · · · · · · · · · · · · ·		
Japanese Patent Office	Janes Janes	1		
acsimile No.	Tolonhoro No.			
rm PCT/ISA/210 (second sheet) (January 2004)	Telephone No.			

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/005038

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim N
Y	JP 47-27876 Y1 (Fuji Sangyo Kabushiki Kaisha), 24 August, 1972 (24.08.72), Full text; all drawings (Family: none)	5
Y .	JP 2001-118701 A (Koa Kabushiki Kaisha), 27 April, 2001 (27.04.01), Full text; all drawings (Family: none)	7
		·
-		
		•
	·	
-	·	

国際調査報告	国際出願番号 PCT/JP20	04/005038
A. 発明の属する分野の分類(国際特許分類(IPC))		·
Int. C1' H01C 7/00		
	<del></del>	
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC))		
Int. C1' H01C 7/00 3/00	· · · · · · · · · · · · · · · · · · ·	
最小限資料以外の資料で調査を行った分野に含まれるもの		<u>-</u>
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年		
日本国登録実用新案公報 1994-2004年		
日本国実用新案登録公報 1996-2004年		
国際調査で使用した電子データベース(データベースの名称	・ ・、調査に使用した用語)	
C. 関連すると認められる文献		
引用文献の カテゴリー* 引用文献名 及び一部の領所が関連セス		関連する
37777777日 次〇 前77回7777 民座りる	うときは、その関連する箇所の表示 	請求の範囲の番号
Y JP 2002-57009 A (コ 2.22,全文,全図 (ファミリー	(一) 株式会社) 2002.0	1-9
	-/ <b>\$</b> ()	
Y JP 8-64401 A (口一丛株	式会社) 1996 03 0	1-9
8,全文,全図(ファミリーなし)	1000.00.0	
	<b>エレクトロニクス,インコー</b>	1-9
ポレイテッド) 1996. 09.	13,全文,全図& US 5	
604477 A & EP 71	6427 A	
I C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す	の日の後に公表された文献	
<b>もの</b>	出願と予告するものではなく の	いた文献であって
「E」国際出願日前の出願または特許であるが、国際出願日	の理解のために引用するもの	
以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行	「X」特に関連のある文献であって、当	族文献のみで発明
日若しくは他の特別な理由を確立するために引用する	の新規性又は進歩性がないと考え 「Y」特に関連のある文献であって、当	こられるもの
文献(理由を付す)	上の文献との、当業者にとって自	明である組合せに
「O」ロ頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願	トーア半年供収されてしまるとして	もの
国際調査を完了した日	国際調査報告の発送日 20.7.	2004
05.07.2004	20. 7. 4	<u> </u>
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員)	5R 9298
日本国特許庁 (ISA/JP) 郵便番号100-8915	重田 尚郎	32 3 8
東京都千代田区霞が関三丁目4番3号	餌試悉長   03-3581-1101	内纳 0505

Г	a (4+3-)	国際山嶼番号 「C 1/ 」「2004/005038
	<u>C(続き).</u> 引用文献の	関連すると認められる文献 関連する
	カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 - 請求の範囲の番号
	Y	JP 47-27876 Y1 (富士産業株式会社) 1972.0 5 8.24,全文,全図 (ファミリーなし)
-	Y	JP 2001-118701 A (コーア株式会社) 2001. 7 04.27,全文,全図 (ファミリーなし)